

### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03257586 A

(43) Date of publication of application: 18.11.91

(51) Int. Cl

G06F 15/60 G06F 11/26

(21) Application number:

02057016

(71) Applicant:

NEC CORP

(22) Date of filing: 07.03.90

(72) Inventor:

SHIMONO TAKESHI


## (54) TIMING SIMULATION SYSTEM FOR LOGIC CIRCUIT

#### (57) Abstract:

PURPOSE: To attain the detailed timing simulation with high efficiency even to a logic circuit of a large scale by obtaining previously such a gate that changes with simulation of the gate level and applying the detailed circuit simulation at a transistor level to the changing gate only.

CONSTITUTION: A gate level simulation means 1 simulates the working of a circuit at a gate level after input of a gate level logic circuit 10 and a test pattern 11. Then a changed gate extraction means 2 obtains a gate 12 where the output signal value is changed. In this case, a changed gate is obtained for only such a pattern that requires a detailed timing analysis. Then a gate evolving means 3 evolves the extracted gate 12 into a transistor level logic circuit 13. Thus a circuit level simulation means 4 performs the detailed timing simulation after input of the circuit 13 and the pattern 11. Thus it is possible to attain the detailed timing simulation with high accuracy even to a logic circuit of a large scale.

COPYRIGHT: (C)1991,JPO&Japio



® 日本国特許庁(JP)

(11) 特許出願公開

# ◎ 公開特許公報(A) 平3-257586

**⊞int. Ci.** ⁵

識別記号

庁内整理番号

@公開 平成3年(1991)11月18日

G 06 F 15/

15/60 11/26 360 D 310 7922-5L 7230-5B

審査請求 未請求 請求項の数 1 (全3頁)

69発明の名称

論理回路のタイミングシミユレーション方式

②特 願 平2-57016

**20出 願 平2(1990)3月7日** 

②発 明 者

野 武志

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

创出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

份代 理 人 弁理士 内 原 晋

#### 明経書

#### 発明の名称

論理回路のタイミングシミュレーション方式

## 特許請求の範囲

#### 発明の詳細な説明

#### (産業上の利用分野)

本 発明は、論理回路のシミュレーション方式に 関し、特に、回路の動作を詳細に解析するタイミ ングシミュレーション方式に関する、

#### 〔従来の技術〕

従来、小規模の論理回路に対しては、回路全体 をトランジスタレベルに展開し、回路レベルシ ミュレータを用いて、詳細なタイミングシミュ レーションを行なっていた。

また、大規模な論理回路に対しては、業子ディ レイや配盤ディレイをゲートレベルでモデル化 し、ゲートレベルのシミュレータを用いてタイミ ングシミュレーションを行なっていた。

# (発明が解決しようとする課題)

上述した、従来のタイミングシミュレーション 方式のうち、論理回路全体をトランジスタレベル に展開して回路シミュレーションを用いてシミュ レーションする方法では、大規模な回路に対し て、計算時間が膨大になり実用的でない。 まだ、ディレイをゲートレベルでモデル化して ベートレベルでシミュレーションする方法では、 低圧レベルの時間的変化といった詳細なタイミン グシミュレーションができないという問題があ る。たとえば、EBテスタにおいて、回路内部の 信号変化を観測するとき、その信号変化の期待値 を求めるには不十分である。

## (課題を解決するための手段)

段とを含むことを特徴とする。

#### (実施例)

次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例の実行順に各手段を 表わしたブロック図である。

この図において、本発明の論理回路のタイミングシミュレーション方式では、まずゲートレベル論理回路 10とテストパタン 11を入力して、ゲートレベルシミュレーション手段 1により回路動作をゲートレベルでシミュレーションする。

次に、変化ゲート抽出手段2により出力信号値の変化したゲート12を求める。このとき、全テストパタンについて求めるのではなく、詳細にタイミング解析を行う必要のあるパタンについるのみ変化したゲートを求める。ここで抽出された変化ゲート12について、ゲート展開手段3によりゲートをトランジスタレベルの回路13に展開する。

**最後に、トランジスタレベルの論理回路13と** 

テストパタン11を入力して回路レベルシミュレーション手段4により詳細にタイミングシミュレーションを行い、シミュレーション結果14を表示する。

第2図は本発明を適用する論理回路の一例の グートレベルの回路図、第3図はこの回路に対す るテストパタンの一例とその入力パタンに対する ゲートレベルのシミュレーション結果である。こ れらを用いて、本発明のタイミングシミュレー ション方式について具体的に説明する。

今、第3回のパタン番号P3のパタンに対して 詳細にティミング解析を行う必要があるとする。 ゲートレベルのシミュレーション結果から、パタ ン番号P3のパタンにおいて変化したゲートはG 5、G7だけであることがわかり、これが変化 ゲート抽出手段2により抽出される。

第1図のゲート展開手段3では、このゲートG 5とG7だけをトランジスタレベルの回路に展開する。

第4回は展開後の回路図であり、このとき、変

化していないゲートは回路から除かれていないゲートは回路から除かれている。2はようで、ゲートG77F7であっては、1、のアプアのアクロップドンでは、1、のアプアのののでは、1、にクランでは、1、にクランでは、1、にクランでは、1、にクランでは、1、にクランでは、1、にクランでは、1、にのでは、1

# 〔発明の効果〕

以上説明したように本発明は、あらかじめゲートレベルのシミュレーションにより変化するゲートを求めておさ、変化するゲートについてのみトランジスタレベルの詳細な回路シミュレーションを行うことにより、大規模な論理回路に対しても効率よく詳細なタイミングシミュレーションを行なうことができるという効果がある。


図面の簡単な説明


# 特開平3-257586 (3)

新。1 図は本発明の一実施例の実行順に各手段を示したブロック図。第2 図は本発明を適用する論理回路の一例のゲートレベルの回路図、第3 図は入力パタンとゲートレベルのシミュレーション結果を示す図、第4 図はトランジスタレベルに展開した回路図、第5 図はタイミングシミュレーション結果を示す図である。

1 ··· ゲートレベルシミュレーション手段、2 ··· 変化ゲート抽出手段、3 ··· ゲート展開手段、4 ··· 回路レベルシミュレーション手段、10 ··· ゲートレベル論理回路、11 ··· テストパタン、12 ··· 変化ゲート、13 ··· トランジスタレベル論理回路、14 ··· シミュレーション結果。

代理人 弁理士 内 原 召





パタン会号		ゲートいいりきュレーション特果
	ATAZAS AAAS AL CLK	&167 G3 G4G5G667 F1 F2
PI	010101 0	00000xxxx
PZ	010101 1	000000101
P3	010100 0	000010001

第 3 湿

